


# ANR PNANO 2006, projet Poesi (2007-2009): une pompe à électrons en silicium

Le CEA-DRFMC, le CEA-leti et le LNE s'associent pour concevoir, fabriquer et évaluer une pompe à électrons dans la filière silicium 200mm.

**Une pompe à électrons est un dispositif permettant de transférer à l'unité près des électrons entre 2 électrodes.**



**Le courant produit est proportionnel à la charge de l'électron et à la fréquence de pilotage:  $I=ef$**

**Une application évidente est la métrologie.**






Notre projet repose sur l'expérience unique du CEA dans la réalisation de transistors monoélectroniques simples et fiables, à base de nanofils gravés dans du silicium sur isolant (technologie CMOS).

photo MEB et schéma en coupe d'un transistor monoélectronique (CEA LETI & DRFMC)




références: Phys. Rev. B 71, 33305 (2005); Appl. Phys. Lett. 89, 143504 (2006); Phys. Rev. B 75, 235301 (2007)




Avec plusieurs grilles en série sur le même nanofil, on fonctionnalise le nanofil en pompe à électrons. Notre originalité: une seule étape (grille+espaceurs) définit à la fois les barrières et la grille de contrôle.


circuit envisagé pour le test de la pompe au DRFMC, avec un autre nanofil utilisé comme électromètre et un MOSFET habituel comme interrupteur permettant d'isoler des capacités parasites



circuit envisagé pour le test de la pompe au laboratoire de métrologie LNE:



Triangle métrologique: pour cette expérience fondamentale la pompe à électrons est chargée de produire un courant calibré à partir d'une fréquence très stable.



Contexte et objectifs: la pompe à électrons a été inventée en aluminium (CEA-Saclay, 1992), et développée notamment au NIST et en Europe pour la métrologie (standard de capacité ou de courant). Notre objectif est, grâce à la technologie silicium, d'augmenter la température de fonctionnement (de 50mK à 1K), la simplicité et la fiabilité des pompes, ainsi que d'intégrer d'autres dispositifs sur la puce.

Avancement: design du premier lot effectué, fabrication en cours.